Paano Gumamit ng Vivado Simluation: 6 Hakbang

2025 May -akda: John Day | [email protected]. Huling binago: 2025-01-23 15:13

Natapos ko na ang proyektong simulation na ito para sa isang online na klase. Ang proyekto ay isinulat ni Verilog. Gagamitin namin ang simulation sa Vivado upang mailarawan ang waveform na paganahin angss (paganahin ang digit) mula sa proyekto ng stop watch na dati nang nilikha. Bilang karagdagan, gagamitin namin ang gawain ng system upang ipakita ang error na ginawa namin sa disenyo.

Hakbang 1: Magdagdag ng Mga Pinagmulan at Piliin ang "Magdagdag o Lumikha ng Mga Pinagmumulan ng Simulation

Hakbang 2: Lumikha ng File Called Enable_sr_tb

Hakbang 3: Lumikha ng File ng Testbench

1. I-import ang module na paganahin ang_sr mula sa proyekto ng stop watch. Iyon ang file na nais naming gayahin

2. Lumikha ng module ng testbench paganahin ang_sr_tb ();

3. Key sa mga input at output ng module na paganahin ang_sr (). Alalahanin ang mga input para sa pag-enable_sr ay nasa uri ng rehistro habang ang mga output ay magiging uri ng net.

4. I-install ang yunit sa ilalim ng pagsubok (uut) na kung saan ay ang paganahin_sr

5. Bumuo ng orasan kung aling panahon (T) ang 20ns

6. Gamitin ang kondisyong pahayag upang lumikha ng system ng pag-check ng error. Sa halimbawang ito, nais naming suriin kung mayroong higit sa isang mga digit na aktibo.

Tandaan: Sa orihinal na file na paganahin ang_sr (), dapat nating gawing inisyal ang pattern bilang 4'b0011 upang mayroong dalawang digit na aktibo upang lumikha ng error

7. Gumamit ng system task $ display upang maipakita ang error

8. Gumamit ng system task $ finish upang makumpleto ang simulation sa oras na 400ns

Hakbang 4: Itakda ang Paganahin_sr_tb Bilang Nangungunang Antas sa ilalim ng Simulation

Hakbang 5: Patakbuhin ang Sintesis at Simulasyong Pang-asal

1. Bago patakbuhin ang simulasyong pang-asal, patakbuhin ang pagbubuo upang matiyak na walang anumang mga error sa syntax sa testbench file at unit sa ilalim ng test file
2. Patakbuhin ang simulasyong pang-asal

Hakbang 6: Suriin ang Resulta ng Simulation

Makikita mo ang mga windows ng simulation. Naglalaman ito ng iba't ibang mga panel.

Makikita mo ang mensahe ng error sa panel ng console. Ipinapakita nito ang higit sa isang mga digit na aktibo sa panahon ng simulation.

Maaari mo ring makita ang waveform sa saklaw

Nakalakip ang file ng proyekto.