Talaan ng mga Nilalaman:

Cordic Algorithm Paggamit ng VHDL: 4 na Hakbang
Cordic Algorithm Paggamit ng VHDL: 4 na Hakbang

Video: Cordic Algorithm Paggamit ng VHDL: 4 na Hakbang

Video: Cordic Algorithm Paggamit ng VHDL: 4 na Hakbang
Video: The NEW WHO's Guideline for Management of Chronic Primary Low Back Pain #LBP #CLBP #CPLBP 2024, Nobyembre
Anonim

Sa pamamagitan ng AmCoderhttps://www.linkedin.com/in/mituFollow Higit Pa sa may-akda:

Pagdidisenyo ng isang Kasabay na FIFO, LIFO / Stack sa Verilog
Pagdidisenyo ng isang Kasabay na FIFO, LIFO / Stack sa Verilog
Pagdidisenyo ng isang Kasabay na FIFO, LIFO / Stack sa Verilog
Pagdidisenyo ng isang Kasabay na FIFO, LIFO / Stack sa Verilog
Video Interfacing With FPGA Paggamit ng VGA
Video Interfacing With FPGA Paggamit ng VGA
Video Interfacing With FPGA Paggamit ng VGA
Video Interfacing With FPGA Paggamit ng VGA
Mga Synchronizer, Clock Domain Crossing, Clock Generators, Edge Detector, Marami Pa - Mahalagang Tweak Circuits
Mga Synchronizer, Clock Domain Crossing, Clock Generators, Edge Detector, Marami Pa - Mahalagang Tweak Circuits
Mga Synchroniser, Clock Domain Crossing, Clock Generators, Edge Detector, Marami Pa - Mahalagang Tweak Circuits
Mga Synchroniser, Clock Domain Crossing, Clock Generators, Edge Detector, Marami Pa - Mahalagang Tweak Circuits

Tungkol sa: Mitu Raj - Isang Libangan lamang at Nag-aaral - Tagadisenyo ng Chip - Developer ng Software - Masigasig na Physics at Matematika Higit Pa Tungkol sa AmCoder »

## Ito ang pinaka-na-click, sikat na link sa Google para sa pagpapatupad ng VHDL ng CORDIC ALGORITHM upang makabuo ng sine at cosine wave ## Sa kasalukuyan, maraming mga mahusay na hardware na algorithm ang umiiral, ngunit ang mga ito ay hindi kilala dahil sa pangingibabaw ng mga system ng software ang maraming taon. Ang CORDIC ay isang algorithm na walang anuman kundi isang hanay ng paglilipat at magdagdag ng mga lohika na ginagamit para sa pagkalkula ng isang malawak na hanay ng mga pag-andar kabilang ang ilang mga trigonometric, hyperbolic, linear at logarithmic function. Ito ang ginamit na algorithm sa mga calculator atbp Sa gayon sa pamamagitan lamang ng paggamit ng mga simpleng shifters at adder maaari tayong magdisenyo ng isang hardware na may mas kumplikadong ngunit kapangyarihan ng DSP gamit ang cordic algorithm. Samakatuwid maaari itong idisenyo bilang hubad na disenyo ng RTL sa VHDL o Verilog nang hindi gumagamit ng anumang nakalaang mga yunit ng lumulutang na punto o kumplikadong mga IP ng matematika.

Hakbang 1: VHDL at Modelsim

Dito ipinatupad ang cordic algorithm gamit ang VHDL upang makabuo ng isang sine wave at cose wave. Maaari itong output sine at cosine ng anggulo ng pag-input sa mahusay na katumpakan. Ang code ay nabubuo sa FPGA. Ginagamit ang Modelsim upang gayahin ang disenyo at ang bench ng pagsubok.

Hakbang 2: VHDL Code para sa Disenyo at sa Test Bench

VHDL Code para sa Disenyo at sa Test Bench
VHDL Code para sa Disenyo at sa Test Bench

Ginagamit ang diskarteng binary scaling upang kumatawan sa mga lumulutang na numero ng point.

Mangyaring pumunta sa mga nakalakip na dokumento bago ka mag-code.

Pumunta saSimulate cordic_v4.vhd - Ang Disenyo -Ang input ay anggulo sa 32 bits + sign bit; maaari nitong maproseso ang anumang anggulo mula 0 hanggang +/- 360 degree na may katumpakan ng pag-input na 0.000000000233 degree. Kapag nagbibigay ng input -> Ang MSB ay ang sign bit at ang natitirang 32 bits ay kumakatawan sa lakas.-Ang output ng disenyo ay ang sine at cos halaga nito sa 16 bits + sign bit. na may katumpakan na 0.00001526. Mangyaring tandaan na ang output ay ipinapakita sa form ng papuri ng 2 kung ang magkakaibang halaga ng sine o cos ay negatibo. Simulate testb.vhd - Test Bench For The Design (1) Mga anggulo ng pag-input at hilahin ang reset = '0'. Pagkatapos ng dalawang mga hakbang ng simulation hilahin ang pag-reset sa '1' at "patakbuhin ang lahat". (2) Sa window ng simulation itakda ang radix ng kasalanan at mga signal ng cos bilang decimal at format> Analog (awtomatiko). (3) Mag-zoom out upang makita ang form ng alon maayos

Hakbang 3: Nakalakip ang Mga File

(1) cordic_v4.vhd - Disenyo. (2) testb.vhd - Test bench para sa disenyo.

(3) Dokumento kung paano pilitin ang mga pag-input ng anggulo at i-convert ang mga binary na resulta.

Pag-update: ANG MGA PES NA ITO AY OBSELETE AT HINDI IPINAGBIGAY PA. MANGGAMIT PO PO NG MULA SA SUSUNOD NA HAKBANG

Hakbang 4: Mini-Cordic IP Core - 16 Bit

Ang limitasyon ng pagpapatupad sa itaas ay mabagal, mas mababa ang dalas ng orasan ng operasyon dahil sa paggawa ng mga pagkalkula sa isang solong ikot ng orasan. Mini-Cordic IP Core - 16 Bit

- Kritikal na mga landas na ipinamahagi sa maraming mga pag-ikot upang mapabuti ang pagganap.- Mas mabilis - FPGA napatunayan na disenyo na na-synthesize hanggang sa 100 Mhz na orasan. - Mas maraming lugar na na-optimize sa HDL, Mas Mababang hardware. - Nagdagdag ng mga signal ng Load at Tapos na Katayuan. - Ang downside lamang ay mas kaunting resolusyon kumpara sa nakaraang isa. Testbench:

ganap na awtomatiko mula 0 hanggang 360 degree na mga pag-input ng anggulo

Mga Nakalakip na Mga File: 1) mini cordic pangunahing vhdl file2) mini cordic test bench3) Mini Cordic IP Core manual4) Dok kung paano pilitin ang mga anggulo at i-convert ang mga resulta

Para sa anumang mga query, huwag mag-atubiling makipag-ugnay sa akin:

Mitu Raj

sundan ako:

mail: [email protected]

### Kabuuang mga pag-download: 325 hanggang sa 01-05-2021 ###

### Huling na-edit ang code: Hulyo-07-2020 ###

Inirerekumendang: